

# PROIECTAREA CU MICROPROCESOARE

C3 2025-2026 Sem. 2

CURS 5 Sapt 5 25 martie 2026 16:00-19:00

[serban@upit.ro](mailto:serban@upit.ro)

## **Regulament disciplina**

Nota finala este formata din activitatile:

- Laborator 15%
- Lucrare control 15%
- Prezentare si sustinere proiect 20%
- Examen 50%
- Bonus prezenta – 10%

Conditii pentru promovare:

- Nota de la laborator trebuie sa fie minim 5 (prezenta obligatorie la toate sedintele de laborator);
- Nota proiect minim 5 (conditie obligatorie pentru intrare in examen);
- Nota de la examen trebuie sa fie minim 5;
- Note de minim 5 la Lucrarea de control.

*In cazul reluarii disciplinei intr-un alt an universitar, activitatile nepromovate trebuie parcurse din nou.*

## **Continut disciplina**

Familia de MCU Intel 8051 (hw & sw)

Circuite programabile I/O de tip port paralel

Circuite programabile I/O de tip timer

Circuite programabile I/O de tip USART

Circuite programabile I/O pentru controlul intreruperilor

Alte circuite specializate I/O programabile

Alte familii de MCU

Realizarea microsistemelor cu MCU (hw & sw)

Wearable

Harvesting

## Bibliografie

Kenneth AYALA, *The 8051 Microcontroller: Architecture, Programming and Applications*, West Publishing Company, 1991

Applied Logic Engineering, *8051 Interfacing and Applications*, 1991

Jack GANSSLE, *The Art of designing Embedded Systems*, 2<sup>nd</sup> ed., Newnes, Elsevier, 2008



Ken ARNOLD, *Embedded Controller Hardware Design*, LLH Technology Publishing, 2001

MOSTEK, *Z80 Processor - Technical Manual*

Ramesh Gaonkar, *Z-80 Microprocessor Architecture, Interfacing, Programming and Design*, Prentice Hall, 3 ed., 2000

Documentatii de firme (Intel, Zilog)

## MCU 8051



| Parameter | V <sub>oh</sub> | I <sub>oh</sub> | V <sub>ol</sub> | I <sub>ol</sub> | V <sub>il</sub> | I <sub>il</sub> | V <sub>ih</sub> | I <sub>ih</sub> | P <sub>t</sub> |
|-----------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|-----------------|----------------|
| CMOS      | 2.4 V           | -60 μA          | .45 V           | 1.6 mA          | .9 V            | 10 μA           | 1.9 V           | 10 μA           | 50 mW          |
| NMOS      | 2.4 V           | -80 μA          | .45 V           | 1.6 mA          | .8 V            | -800 μA         | 2.0 V           | 10 μA           | 800 mW         |
|           | V <sub>OH</sub> | I <sub>OH</sub> | V <sub>OL</sub> | I <sub>OL</sub> | V <sub>IL</sub> | I <sub>IL</sub> | V <sub>IH</sub> | I <sub>IH</sub> |                |

CMOS  
 Margia de Zgoniat  
 $|V_{OH} - V_{IH}| = 0,5V$   
 $|V_{IL} - V_{OL}| = 0,45V$

**Pinii XTAL<sub>1</sub> și XTAL<sub>2</sub>** –intrari pe care se conectează în exterior un cristal de cuarț în ritmul căruia microcontroller-ul operează.

**Pinul RESET** – intrarea pentru inițializarea hardware a controller-ului; dupa RESET registrul PC este initializat cu 0000h.


**Pinul  $\overline{EA}$  (external address)** – este o intrare care permite configurarea controller-ului. Astfel, dacă  $\overline{EA}=0$  controller-ul formează magistrale externe de adrese și date la care se pot conecta în exterior alte resurse suplimentare (circuite de memorie, circuite de I/O), iar dacă  $\overline{EA}=1$  nu se formează magistrale externe și controller-ul operează doar cu resursele interne.

**Pinul  $\overline{PSEN}$  (PSEL) (Program Select Enable)** – este o ieșire activată de controller în momentul când operează cu spațiul adreselor memoriei de programe (internă sau externă).


**Pinul ALE (Address Latch Enable)** – semnalul permite demultiplexarea magistralei comune de adrese și date generată de către procesor atunci când  $\overline{EA}=0$ . În această situație porturile paralele P<sub>0</sub> și P<sub>2</sub> își pierd funcționalitatea de port paralel și P<sub>0</sub> formează o magistrală multiplexată de adrese și date cu liniile denumite AD<sub>0</sub> – AD<sub>7</sub>, iar P<sub>2</sub> generează octetul cel mai semnificativ (ocms) al magistralei de adrese, A<sub>8</sub> – A<sub>15</sub>.

**Pinii  $\overline{RD}$  și  $\overline{WR}$**  – sunt semnale de ieșire care se activează la lucrul controller-ului cu spațiul adreselor memoriei externe de date, fapt care presupune că  $\overline{EA}=0$ ;  $\overline{RD}=0$  la citirea memoriei externe de date, iar  $\overline{WR}=0$  la scrierea memoriei externe de date; în mod normal pinii pe care apar cele două semnale fac parte din portul paralel P3, dar își schimbă funcționalitatea când  $\overline{EA}=0$ . Cele două semnale nu se activează la lucrul cu memoria de programe, dar permit decodificarea externă a spațiului memoriei de date.


CIRCUIT EXTERN OSCILATOR LA MCU 8051



CICLU MASINA 8051



CIRCUITE EXTERNE DE RESET LA MCU 8051




END 4 mar 2026


EFECTE RESET LA MCU 8051

| REGISTER(S)     | CONTENTS  |
|-----------------|-----------|
| Program counter | 0000H     |
| Accumulator     | 00H       |
| B register      | 00H       |
| PSW             | 00H       |
| SP              | 07H       |
| DPTR            | 0000H     |
| Ports 0-3       | FFH       |
| IP (8031/8051)  | XX000000B |
| IP (8032/8052)  | XX000000B |
| IE (8031/8051)  | 0XX00000B |
| IE (8032/8052)  | 0X000000B |
| Timer registers | 00H       |
| SCON            | 00H       |
| SBUF            | 00H       |
| PCON (HMOS)     | 0XXXXXXXB |
| PCON (CMOS)     | 0XXX0000B |


## STRUCTURA INTERNA MCU 8051



## MEMORIA DE PROGRAME LA MCU 8051





## MEMORIA EXTERNA LA MCU 8051 (EA = 0)







## FORMAREA MAGISTRALELOR EXTERNE MCU 8051 (EA = 0)




latch transparent  
latch-ul  
Zăroreste  
(înghetă)




### FUNCTIONALITATI PINI CONTROL LA MCU 8051

|                           | *PSEN | *RD | *WR |
|---------------------------|-------|-----|-----|
| Program Instruction Fetch | 0     | 1   | 1   |
| External Data Read        | 1     | 0   | 1   |
| External Data Write       | 1     | 1   | 0   |

## MEMORIA DE PROGRAME LA MCU 8051





## MEMORIA DE DATE LA MCU 8051



*SFR - Special Function Registers*

## MEMORIA RAM INTERNA (DATE) LA MCU 8051



$R_0, R_1, R_2, \dots, R_7$

## MEMORIA RAM INTERNA (DATE) LA MCU 8051



| Byte address | Bit address                     |
|--------------|---------------------------------|
| 7F           | General purpose RAM             |
|              |                                 |
|              |                                 |
|              |                                 |
|              |                                 |
|              |                                 |
|              |                                 |
|              |                                 |
|              |                                 |
|              |                                 |
| 30           |                                 |
| 2F           | 7F 7E 7D 7C 7B 7A 79 78         |
| 2E           | 77 76 75 74 73 72 71 70         |
| 2D           | 6F 6E 6D 6C 6B 6A 69 68         |
| 2C           | 67 66 65 64 63 62 61 60         |
| 2B           | 5F 5E 5D 5C 5B 5A 59 58         |
| 2A           | 57 56 55 54 53 52 51 50         |
| 29           | 4F 4E 4D 4C 4B 4A 49 48         |
| 28           | 47 46 45 44 43 42 41 40         |
| 27           | 3F 3E 3D 3C 3B 3A 39 38         |
| 26           | 37 36 35 34 33 32 31 30         |
| 25           | 2F 2E 2D 2C 2B 2A 29 28         |
| 24           | 27 26 25 24 23 22 21 20         |
| 23           | 1F 1E 1D 1C 1B 1A 19 18         |
| 22           | 17 16 15 14 13 12 11 10         |
| 21           | 0F 0E 0D 0C 0B 0A 09 08         |
| 20           | 07 06 05 04 03 02 01 00         |
| 1F           | Bank 3                          |
| 18           |                                 |
| 17           | Bank 2                          |
| 10           |                                 |
| 0F           | Bank 1                          |
| 08           |                                 |
| 07           | Default register bank for R0–R7 |
| 00           |                                 |

RAM


| Byte address | Bit address             |      |
|--------------|-------------------------|------|
| FF           |                         |      |
| F0           | F7 F6 F5 F4 F3 F2 F1 F0 | B    |
| E0           | E7 E6 E5 E4 E3 E2 E1 E0 | ACC  |
| D0           | D7 D6 D5 D4 D3 D2 – D0  | PSW  |
| B8           | – – – BC BB BA B9 B8    | IP   |
| B0           | B7 B6 B5 B4 B3 B2 B1 B0 | P3   |
| A8           | AF – – AC AB AA A9 A8   | IE   |
| A0           | A7 A6 A5 A4 A3 A2 A1 A0 | P2   |
| 99           | not bit addressable     |      |
| 98           | 9F 9E 9D 9C 9B 9A 99 98 | SCON |
| 90           | 97 96 95 94 93 92 91 90 | P1   |
| 8D           | not bit addressable     |      |
| 8C           | not bit addressable     |      |
| 8B           | not bit addressable     |      |
| 8A           | not bit addressable     |      |
| 89           | not bit addressable     |      |
| 88           | 8F 8E 8D 8C 8B 8A 89 88 | TCON |
| 87           | not bit addressable     |      |
| 83           | not bit addressable     |      |
| 82           | not bit addressable     |      |
| 81           | not bit addressable     |      |
| 80           | 87 86 85 84 83 82 81 80 | P0   |

SPECIAL FUNCTION REGISTERS

## ZONA ADRESABILA PE BIT RAM INTERN MCU 8051




## MCU INTEL 8051 – Programming Model



\*Indicates the SFRs which are also bit addressable

| NAME | FUNCTION                   | INTERNAL RAM ADDRESS (HEX) |
|------|----------------------------|----------------------------|
| A    | Accumulator                | 0E0                        |
| B    | Arithmetic                 | 0F0                        |
| DPH  | Addressing external memory | 83                         |
| DPL  | Addressing external memory | 82                         |
| IE   | Interrupt enable control   | 0A8                        |
| IP   | Interrupt priority         | 0B8                        |
| P0   | Input/output port latch    | 80                         |
| P1   | Input/output port latch    | 90                         |
| P2   | Input/output port latch    | A0                         |
| P3   | Input/output port latch    | 0B0                        |
| PCON | Power control              | 87                         |
| PSW  | Program status word        | 0D0                        |
| SCON | Serial port control        | 98                         |
| SBUF | Serial port data buffer    | 99                         |
| SP   | Stack pointer              | 81                         |
| TMOD | Timer/counter mode control | 89                         |
| TCON | Timer/counter control      | 88                         |
| TL0  | Timer 0 low byte           | 8A                         |
| TH0  | Timer 0 high byte          | 8C                         |
| TL1  | Timer 1 low byte           | 8B                         |
| TH1  | Timer 1 high byte          | 8D                         |

# MCU INTEL 8051 – Programming Model



## MCU INTEL 8051 – Programming Model

### MCU 8051 – Special Function Registers - SFR

| +  | 0                | 1    | 2                 | 3                 | 4              | 5              | 6 | 7    |
|----|------------------|------|-------------------|-------------------|----------------|----------------|---|------|
| F8 |                  |      |                   |                   |                |                |   |      |
| F0 | B                |      |                   |                   |                |                |   |      |
| E8 |                  |      |                   |                   |                |                |   |      |
| E0 | ACC              |      |                   |                   |                |                |   |      |
| D8 |                  |      |                   |                   |                |                |   |      |
| D0 | PSW              |      |                   |                   |                |                |   |      |
| C8 | <del>T2CON</del> |      | <del>RCAP2L</del> | <del>RCAP2H</del> | <del>TL2</del> | <del>TH2</del> |   |      |
| C0 |                  |      |                   |                   |                |                |   |      |
| B8 | IP               |      |                   |                   |                |                |   |      |
| B0 | P3               |      |                   |                   |                |                |   |      |
| A8 | IE               |      |                   |                   |                |                |   |      |
| A0 | P2               |      |                   |                   |                |                |   |      |
| 98 | SCON             | SBUF |                   |                   |                |                |   |      |
| 90 | P1               |      |                   |                   |                |                |   |      |
| 88 | TCON             | TMOD | TL0               | TL1               | TH0            | TH1            |   |      |
| 80 | P0               | SP   | DPL               | DPH               |                |                |   | PCON |

#### Registri CPU:

ACC (A), B, DPH, DPL (DPTR),  
SP, PSW, PCON

#### Registri Porturi Paralele:

P0, P1, P2, P3

#### Registri Timere:

TCON, TMOD, TH0, TL0,  
TH1, TL1

#### Registri UART:

SCON, SBUF

#### Registri logica intreruperi:

IE, IP

 - Denotes bit addressable Special Function Registers in this table and all following diagrams



# REGISTRI CPU DIN SFR

ACC (A)

B (MUL AB ; DIV AB)  
multiply divide

DPH, DPL (DPTR) – Data Pointer







SP - Stack Pointer (initializat la Reset cu 07h)

PSW – (Program Status Word)

PCON – (Power Control)

(IDLE, POWER DOWN)

MUL AB  
A, B ← A × B  
ocupa ocupa  
A B ← A / B  
cat rest  
2 3  
11/4



IDL - idle - 1mA - 5μW  
PD - power down - 10μA - 50μW  
GF<sub>1,0</sub> - general flag.

## DPH, DPL (DPTR) – Data Pointer

**DPH și DPL** – prin reuniunea lor formează singurul registru pe 16 biți accesibil utilizatorului, denumit DPTR (data pointer). Prin intermediul acestui registru se poate adresa memoria externă de programe și date, dar și memoria internă de programe. Nu poate folosit pentru adresarea RAM-ului intern sub forma DPTR.

move

Astfel, instrucțiunile de transfer de date cu memoria RAM externă sunt:

- MOVX A,@DPTR – realizează o citire din memoria RAM externă;  $A \leftarrow @DPTR$  (X reprezentand eXternal).  $A \leftarrow (DPTR)$
- MOVX @DPTR, A – realizează o scriere în memoria RAM externă;  $@DPTR \leftarrow A$  sau  $(DPTR) \leftarrow A$ .

Transferul din memoria de programe se face cu MOVC A, @A + DPTR (C reprezinta Code). În acumulator este adus conținutul locației memoriei de programe a cărei adresă se obține prin însumarea conținutului DPTR cu cel al acumulatorului anterior:

$A \leftarrow (A+DPTR)$ .

MOVC permite citirea memoriei de programe atât internă ( $\overline{EA} = 1$ ) cât și externă ( $\overline{EA} = 0$ ). Această instrucțiune trebuie pregătită prin încărcarea DPTR și a acumulatorului.

MOV DPTR,#adresă memorie

MOV A, #deplasament

MOVC A,@A+DPTR

END 11 mar 2026

MOV A, #31h  
A ← #31h  
MOV A, 31h  
A ← (31h)





**Notatii folosite in instructiuni:**

# - reprezinta operand imediat


@ - continut al unei locatii de memorie a carei adresa urmeaza dupa simbol

Salvarea în stiva a DPTR se poate face doar individual pe jumătățile din care este format.

## DPH, DPL (DPTR) – Data Pointer



## REGISTRUL SP (STACK POINTER) SI STIVA LA MCU 8051



Stiva se formează în RAM-ul intern și este adresată în tehnică LIFO de un registru specializat, denumit SP, pe 8 biți. La inițializarea controller-ului, SP se încarcă cu adresa 07<sub>H</sub> (baza stivei), prima locație în care se poate depune în stivă fiind 08<sub>H</sub>. Stiva crește către sfârșitul memoriei (la depuneri în stivă) și descrește la extrageri, adică SP se incrementează la depuneri și se decrementează la extrageri. Registrul SP este localizat în zona de memorie RAM internă, denumită SFR.

Din cele de mai sus rezultă faptul că proiectanții propun formarea stivei în zona în care se formează bank-urile de regiștri 1,2,3. Dacă aplicația în care este folosit controller-ul permite acest lucru opțiunea este posibilă. Dacă nu (se folosesc bank-urile de regiștri), atunci este posibilă schimbarea zonei de memorie RAM în care se formează stiva. În acest sens registrul SP se încarcă cu o nouă adresă de bază a stivei printr-o instrucțiune de tipul *MOV SP, #adresă\_bază\_stivă*, unde noua adresă de bază a stivei poate fi mai mare de 30<sub>H</sub> (sau într-o altă zonă liberă de sarcini).

## REGISTRUL PSW MCU 8051

Processor Status Word (PSW) - Bit Addressable

| CY  | AC                                         | F0 | RS1 | RS0 | OV | USR | P |
|-----|--------------------------------------------|----|-----|-----|----|-----|---|
| CY  | Carry Flag                                 |    |     |     |    |     |   |
| AC  | Auxiliary Carry Flag                       |    |     |     |    |     |   |
| F0  | General Purpose Flag                       |    |     |     |    |     |   |
| RS1 | Register Bank Selector 1. MSB of selector. |    |     |     |    |     |   |
| RS0 | Register Bank Selector 0. LSB of selector. |    |     |     |    |     |   |
| OV  | Overflow Flag                              |    |     |     |    |     |   |
| USR | User Definable Flag                        |    |     |     |    |     |   |
| P   | Accumulator Parity Flag                    |    |     |     |    |     |   |

$$35 + 36 = 71$$

$$00110101_2 +$$

$$00110110_2$$

$$01101011_2 = 6Bh + 06h \xrightarrow{DAA} 71$$

$$35_{(10)} \xrightarrow{BCD} 00110101_{(2)}$$

$$23_{16} \xrightarrow{16^1 16^0}$$

$$= 00100011_{(2)}$$

BCD?

?!?

DAA

**Bitul CY** – (bitul de transport/împrumut) care este setat în mod automat de mecanismele MCU în urma unor operații aritmetice de adunare respectiv scădere. Bitul poate fi acționat și manual de către utilizator prin instrucțiuni specifice.

**Bitul AC** – (auxiliar carry) este bitul de transport între cele două jumătăți ale acumulatorului în urma operațiilor aritmetice de adunare și scădere.

**Bitul F0** – (flag zero) este bit accesibil utilizatorului și la dispoziția acestuia care poate fi setat – resetat în funcție de necesitățile programului în care este folosit.

**Bitii RS<sub>1</sub> și RS<sub>0</sub>** – (Registers select) selectează bank-ul de regiștri de uz general R<sub>0</sub> până la R<sub>7</sub> activ la un moment dat. La inițializarea MCU RS<sub>1</sub>=RS<sub>0</sub>=0.

**Bitul OV** – (overflow) este un bit acționat de mecanismele MCU prin care se indică depășirea gamei de reprezentare a rezultatelor obținute ca urmare a efectuării a operației aritmetice (adunare sau scădere) cu numere reprezentate în CC2 pe 8 biti.

**Bitul P** – (parity) este bit prin care se indică paritatea rezultatului obținut în urma operațiilor aritmetico-logice. Bitul se calculează cu metoda parității pare. Spre deosebire de procesorul Z-80, bitul P este acționat atât în urma operațiilor logice cât și a celor aritmetice.

## REGISTRUL PCON MCU 8051

Power Control Register (PCON) - Not Bit Addressable

|      |   |   |   |     |     |      |      |
|------|---|---|---|-----|-----|------|------|
| SMOD | - | - | - | GF1 | GF0 | PDWN | IDLE |
|------|---|---|---|-----|-----|------|------|

SMOD      Serial baud rate generator mode. If SMOD=1 the baud rate of the UART is doubled.

-          Reserved.

-          Reserved.

-          Reserved.

GF1      General Purpose flag.

GF0      General Purpose flag.

PDWN    Power Down flag. Setting this bit causes activation of power down mode.

IDLE    Idle flag. Setting this bit causes activation of idle mode.

**Bitul IDLE=1** conduce controller-ul la o stare de funcționare în care procesorul este oprit, dar toate circuitele I/O sunt funcționale iar memoria RAM internă este alimentată. Consumul controller-ului se reduce la sub 1mA. Revenirea în starea de funcționare se poate face fie printr-o întrerupere generată de circuitele I/O, fie printr-un reset aplicat procesorului.

**Bitul PDWN=1** conduce la intrarea procesorului într-o stare în care doar memoria RAM internă rămâne alimentată și sunt oprite procesorul, respectiv toate circuitele de I/O. Consumul în această stare se reduce la până 10 uA.

**Biții GF<sub>0</sub> și GF<sub>1</sub>** – sunt biți ce pot fi scriși de utilizator, prin care se poate realiza o codare a 4 situații posibile în urma cărora ar fi rezultat stările PD, respectiv IDL. Codarea va putea fi folosită de către procesor la revenirea în starea de funcționare pentru a detecta situația care a generat intrarea în stările PD, respectiv IDL.

**Bitul SMOD** – când este 1 logic dublează viteza de comunicație serială proiectată uzual pentru UART.

## Porturile paralele din MCU 8051

Sunt notate  $P_0, P_1, P_2, P_3$ , iar pinii gestionați au denumirile:  $P_{00}-P_{07}, P_{10}-P_{17}, P_{20}-P_{27}, P_{30}-P_{37}$ .



Dintre cele 4 porturi doar  $P_1$  nu are ale funcționalități suplimentare. Cele 4 porturi sunt gestionate prin intermediul a 4 regiștri aflați în zona SFR care au aceleași denumiri:  $P_0, P_1, P_2, P_3$ . Cei 4 regiștri menționați sunt regiștri de date pentru porturile asociate, neexistând nici un registru pentru controlul software al acestuia. Utilizarea regiștrilor se face în modul următor:

- o scriere efectuată în unul din regiștri descriși conduce la generarea semnalelor digitale corespunzătoare pe liniile portului corespondent;
- o citire efectuată din unul din regiștri menționați provoacă preluarea informației corespunzătoare semnalelor digitale existente pe liniile portului asociat;

**Obs.** Nu există mecanism software de stabilire a direcționalității liniilor unui port. Liniile unui port pot avea direcționalități diverse. Reamintim că regiștrii  $P_0, P_1, P_2, P_3$  sunt în prima coloană (stânga) din tabelul SFR și au proprietatea de a fi acționați la nivel de bit prin instrucțiuni specifice.

Modificări pe liniile portului (intrări) nu pot fi semnalizate prin întreruperi procesorului din controller, tehnica de identificare a unei modificări fiind de tip polling (interogare software permanentă).

## Porturile paralele din MCU 8051



Când sunt configurați ca ieșiri (logic 0), pinii dintr-un singur port pot „primi” curent de până la 10mA. Dacă toți cei 8 biți ai unui port sunt activi, curentul total trebuie să fie limitat la 15mA (la portul P0: 26mA). Dacă toate porturile (32 biți) sunt active, curentul maxim total trebuie limitat la 71mA.



Când sunt configurați ca intrări (logic 1), rezistența de pull-up încorporată asigură un curent foarte slab, dar suficient de puternic pentru a conecta până la 4 intrări TTL din seria LS.

Chiar dacă toți pinii porturilor au mai mult sau mai puțin structură internă similară, este necesar să se acorde atenție la cum și ce vor fi folosiți.

De exemplu: Dacă sunt utilizate ca ieșiri cu nivel de tensiune ridicat (5V), atunci portul P0 ar trebui să fie evitat deoarece pinii săi nu au rezistor adăugat pentru conectarea la + 5V; prin urmare, numai un nivel logic scăzut poate fi obținut; dacă un alt port este utilizat în același scop, ar trebui să avem în vedere că rezistențele de pull-up au valori relativ mari. În consecință, se poate conta numai pe câteva sute de microamperi de curent care ies dintr-un pin.



## Porturile paralele din MCU 8051



## Canalele Timer din MCU 8051


La nivelul circuitului 8051 există două canale timer care pot opera independent capacitatea de numărare este de 16 biți. Sunt posibile 4 moduri de operare și două regimuri de funcționare programabile software.

Regimul de funcționare permite alegerea sursei semnalului de ceas în ritmul căruia canalul timer operează. Se poate opta pentru ceas extern controller-ului aplicat pe una din intrările  $T_0$  sau  $T_1$ , în funcție de canal sau ceas intern provenit de la oscilatorul local (divizat prin 12).

Cele două canale timer sunt gestionate de regiștri TMOD și TCON, respectiv regiștrii de date,  $TH_0$  și  $TL_0$  la canalul timer 0, respectiv  $TH_1$  și  $TL_1$  la canalul timer 1.

Indiferent de sursa semnalului de ceas și indiferent de modul de operare, canalele timer din 8051 numără înainte până la atingerea stării finale.

Starea finală poate fi  $2^8=256$  când numără pe 8 biți sau  $2^{16}=65536$  când se numără pe 16 biți. Numărul de strări prin care se trece în procesul de numărare la aplicarea unui impuls de ceas este dat de diferența dintre starea finală, amintită mai sus, și starea inițială care se înscrie la începutul procesului de numărare în perechea de regiștri  $TH_i$  și  $TL_i$ .



### Registrul TMOD - Timer Mode

|  | 7       | 6            | 5              | 4              | 3       | 2            | 1              | 0              |
|--|---------|--------------|----------------|----------------|---------|--------------|----------------|----------------|
|  | GATE    | C/ $\bar{T}$ | M <sub>1</sub> | M <sub>0</sub> | GATE    | C/ $\bar{T}$ | M <sub>1</sub> | M <sub>0</sub> |
|  | Timer 1 |              |                |                | Timer 0 |              |                |                |

**Bitii M0 si M1** – aleg modul de operare la canal

**Bitii C/ $\bar{T}$**  – denumirea provine din counter/timer; permite alegerea regimului de funcționare (sursa semnalului de ceas) la respectivul canal timer. Astfel, C/ $\bar{T}$ =1 înseamnă regim counter (numerator), sursa semnalului de ceas este externă aplicată pe intrarea T<sub>i</sub> a canalului, iar C/ $\bar{T}$ =0, înseamnă regim timer (temporizator), sursa semnalului de ceas este internă.

**Bitii GATE** – dacă GATE=1 declanșarea numărării la respectivul canal timer este validată hardware de un semnal extern printr-un semnal de tip GATE=1 aplicat pe un pin din P<sub>3</sub> notat  $\overline{INT}_i$ . Acești pini apar că au triplă funcționaliat: pin de tip port paralel, pin pentru primirea întreruperilor externe și pin pentru declanșarea hardware a procesului de numărare.

### Registrul TCON – Timer Control



|  | 7               | 6               | 5               | 4               | 3                                    | 2 | 1 | 0 |
|--|-----------------|-----------------|-----------------|-----------------|--------------------------------------|---|---|---|
|  | TF <sub>1</sub> | TR <sub>1</sub> | TF <sub>0</sub> | TR <sub>0</sub> | Folosiți la logica de<br>întreruperi |   |   |   |

**Bitii TR<sub>i</sub>** (timer run) – bit ce poate fi acționat de utilizator. TR<sub>i</sub>=1 validează din punct de vedere software numărarea la canal. Dacă TR<sub>i</sub>=0 numărarea este blocată la canalul respectiv.

**Bitii TF<sub>i</sub>** (timer flag) – este de tip read only. Mecanismele canalului timer setează acest bit (1 logic) la finalul numărării, odată cu atingerea stării finale. Acești biți reprezintă sursă de întreruperi pentru procesor. De obicei operarea cu canale timer la 8051 se face cu întreruperi. Începutul tratării unei întreruperi provenite de la canalul timer resetează automat bitul TF<sub>i</sub> care a generat întreruperea.

**Obs.** Numararea pe canalele timer din 8051 se face catre inainte (prin incrementare).

## Registrii pentru constanta de divizare (presetare) THi si TLi



Pasi programare canal timer 8051

- Programare TMOD;
- Programare TH, TL la canal;
- Programare TCON (bitul TR <- 1).


**END 18 mar 2026**

**Obs.** Numararea pe canalele timer din 8051 se face catre inainte (prin incrementare).

## Modurile de operare la canalele Timer din MCU 8051

### Modul 0 – cu numărare pe 13 biti și blocare la sfârșitul numărării

Modul 0 a fost proiectat pentru a asigura compatibilitatea cu un circuit anterior (MCU 8048). Pentru a relua procesul de numărare este necesară reîncărcarea lui  $TH_i$  și  $TL_i$ . Este selectat prin bitii  $M1 = 0$  și  $M0 = 0$  în TMOD.





## Modurile de operare la canalele Timer din MCU 8051

**Modul 1** – cu numarare pe 16 biti si blocare la sfarsitul numararii; modul este selectat prin  $M1 = 0$  si  $M0 = 1$  in TMOD.


Reluarea procesului de numarare se face prin:

- Programare TH, TL la canal;




## Modurile de operare la canalele Timer din MCU 8051

**Modul 2** – cu numărare pe 8 biți și reluare automată la sfârșitul numărării; modul este selectat prin  $M1 = 1$  și  $M0 = 0$  în TMOD.




**Obs.** Timer-ul 1 operând în modul 2 se constituie ca sursă a semnalului de ceas pentru canalul de comunicație serială UART stabilind viteza de comunicație serială (baud-rate).






## Modurile de operare la canalele Timer din MCU 8051







### Modul 3 (M1=M0=1 in TMOD; doar la Timer 0)




**Obs.** Modul de operare 3 este posibil doar pentru canalul timer 0 și în condițiile în care timerul 1 este folosit în modul 2 ca sursă a semnalului de ceas pentru UART. În acest mod mai multe resurse ale timerului 1 devin libere de sarcini și pot fi folosite în modul 3 de către timerul 0. În modul 3 apar două canale timer suplimentare la nivelul timerului 0 împreună cu resursele devenite libere din timerul 1.



## Comunicatii seriale in micro sisteme de calcul




## Pachet (frame) de date in format serial asincron



baud vs b/s


## UART - UNIVERSAL ASYNCHRONOUS RECEIVER AND TRANSMITTER



Viteza de comunicatie seriala se masoara in b/s sau bps.  
Multipli folositi: kbps, Mbps, Gbps.

Folosind tehnici de modulatie informatia se mai poate transmite prin simboluri: schimbare de faza, frecvente diferite sau amplitudini diferite (folosind semnale sinusoidale) – baud(s)

## RS 232 - SERIAL DATA TRANSMISSION STANDARD



### Protocolul Hand-shaking intre DTE si DCE

După aplicarea tensiunii de alimentare, DTE activează semnalul Data Terminal Ready (DTR) pentru a informa DCE (modemul) că este pregătit pentru comunicare. Similar, când modemul este gata, acesta activează semnalul Data Set Ready (DSR) către DTE. Odată ce semnalul DSR a fost primit, DTE face o cerere de utilizare a canalului de date prin activarea semnalului RTS pentru a începe transmisia. Apoi, se apelează modemul de la celălalt capăt (capătul receptorului). Acest modem (de obicei în modul answer - răspuns) răspunde prin trimiterea unui semnal cu o frecvență purtătoare de 2255 Hz. Când modemul de la terminalul expeditor primește acest semnal, acesta trimite Data Carrier Detect (DCD) către DTE, ulterior modemul trimite Clear To Send (CTS) care arată că linia este gata pentru transmisie.





Imediat după primirea semnalului CTS, DTE de pe partea transmițătorului trimite date seriale pe ieșirea sa TXD. Similar, are loc un proces similar de tip hand-shaking și pentru sensul invers de comunicare.

DCE – Data communication equipment



DTE – Data terminal equipment

LL –Leased Line


|                                                 |
|-------------------------------------------------|
| Data Carrier Detect ( $\overline{\text{DCD}}$ ) |
| Received Data (RXD)                             |
| Transmitted Data (TXD)                          |
| Data Terminal Ready ( $\overline{\text{DTR}}$ ) |
| Signal Ground (GND)                             |
| Data Set Ready ( $\overline{\text{DSR}}$ )      |
| Request To Send ( $\overline{\text{RTS}}$ )     |
| Clear To Send ( $\overline{\text{CTS}}$ )       |
| Ring Indicator (RI)                             |










Vol  
major: 10




Esoutione  
diptels







MODEM - modulator  
demodulator  
- амплитудный и фазовый канал



PM - phase modulation




Simboluri




bands

|      |       |
|------|-------|
| 0°   | - 000 |
| 45°  | - 001 |
| 90°  | - 010 |
| 135° | - 011 |
| 180° | - 100 |
| 225° | - 101 |
| 270° | - 110 |
| 315° | - 111 |
| 360° |       |

AM - amplitude modulation



|      |      |
|------|------|
| 0°   | - 00 |
| 90°  | - 01 |
| 180° | - 10 |
| 270° | - 11 |



END 25 03 2026